影片筆記：用最好的动画为你讲解--HBM的原理

一句話總結

本影片透過動畫解析高頻寬記憶體（HBM）的技術原理，說明其如何透過「硅中介層」解決高帶寬導線密度問題，並利用「TSV 堆疊技術」與「微凸點焊接」實現大容量與高性能，同時對比了 SK 海力士、三星與美光在封裝工藝上的差異，並展望了 HBM4 的技術趨勢。

核心重點

1. HBM 的性能優勢：HBM 透過極高的位寬（而非頻率）來提升帶寬，以滿足 AI 高端顯卡（如 NVIDIA GB300）的需求。HBM3E 單顆位寬達 1024 bit，遠高於 GDDR7 的 32 bit。
2. 硅中介層（Silicon Interposer）：為解決傳統 PCB 基板走線密度不足的問題，HBM 使用高純度硅片作為中介層，利用光刻與刻蝕工藝製作出納米級精細金屬線路，實現數千根導線的高密度連接。
3. TSV 堆疊技術：透過深反應離子刻蝕（DRIE/BOSS 工藝）在硅片上鑽孔並填充銅柱，實現多層存儲裸片的垂直通訊與堆疊，從而大幅提升記憶體容量。
4. 封裝工藝競爭：

• SK 海力士：採用一次性堆疊並灌入摻有高導熱顆粒的環氧樹脂，製造速度快、良率高、散熱效率佳，市佔率約 50%。
• 三星與美光：採用層層堆疊並夾高分子薄膜的方式，製造速度較慢、良率相對較低。

1. HBM4 趨勢：預計帶寬提升至 2048 bit，堆疊層數達 16 層。未來可能放棄微凸點技術，改為銅對接技術以進一步提升密度與散熱，但具體應用時間尚不明確。

詳細大綱

一、 HBM 的基本概念與性能優勢

• 定義與應用：HBM（High Bandwidth Memory）是依托 3D 堆疊技術的先進儲存芯片，為 AI 高端顯卡（如 NVIDIA GB300 AI 數據中心節點）的核心刚需。
• 帶寬公式與策略：
• 帶寬 = 頻率 × 位寬。
• 由於導線電壓信號變化非瞬間完成，提升頻率會增加線間干擾，因此 HBM 選擇通過極高的位寬來提升帶寬。
• 數據對比：
• GDDR7（如 5090 使用）：單顆位寬 32 bit，16 顆總位寬 512 bit。
• HBM3E：單顆位寬 1024 bit，8 顆總位寬 8192 bit。

二、 HBM 的核心技術：硅中介層（Silicon Interposer）

• 問題背景：普通顯存通過導線連接 GPU，位寬越高所需導線越多。HBM 需數千根導線，傳統玻璃纖維基板（PCB/基板）走線密度不足且表面粗糙。
• 解決方案：使用硅中介層作為連接 GPU 與 HBM 的橋樑。
• 材質：高純度硅片，表面極度光滑。
• 工藝：利用光刻、刻蝕和薄膜沉積工藝，製作出微米甚至納米級的精細金屬線路。
• 優勢：走線密度是玻璃纖維基板的幾十倍至上百倍，解決了高帶寬所需的導線數量問題。

三、 HBM 的容量擴展：TSV 堆疊技術

• 容量需求：AI 對容量要求高，單顆 GDDR7 僅 2GB，總計 32GB 不足。
• 堆疊原理：將多個未封裝的存儲裸片堆疊，共用底部硅中介層。
• TSV（Through-Silicon Via，硅通孔）技術：
• 作用：在硅片上打穿孔洞並填充銅柱，實現層間垂直通訊。
• 製造流程：

1. 深反應離子刻蝕（DRIE/BOSS 工藝）：

• 塗抹光刻膠並曝光。
• 通入六氟化硅（SiF6? 原文疑點）氣體進行縱向腐蝕。
• 通入八氟環丁烷（C4F8? 原文疑點）形成側面保護膜。
• 施加電場引導離子轟擊底部，去除底部保護膜，實現各向異性腐蝕（深孔）。

1. 填充結構：

• 沉積二氧化硅絕緣層（陶瓷管效果）。
• 沉積阻擋層（鉭或氮化鉭，防止銅擴散）。
• 沉積銅種子層。
• 電鍍填充銅。

1. 微凸點（Micro-bump）焊接：

• 在銅柱表面製作微凸點並覆蓋錫。
• 多層芯片對疊，加熱加壓使錫融化焊接。

四、 封裝工藝與市場競爭格局

• 散熱與結構挑戰：堆疊後的芯片極薄（幾十微米），懸空易碎，需填充材料支撐並散熱。
• 三大廠商方案對比：
• SK 海力士：
• 一次性堆疊所有芯片，整體加熱焊接。
• 灌入液態環氧樹脂固化。
• 在環氧樹脂中摻入高導熱顆粒（類似硅脂）。
• 優勢：製造速度快，良率高，散熱效率約為三星的兩倍，市佔率約 50%。
• 三星與美光：
• 層層堆疊，每層之間夾高分子薄膜。
• 加熱加壓時薄膜融化焊接，冷卻固化後再疊加下一層。
• 劣勢：製造速度較慢，焊接時有其他物質干擾，良率相對較低。
• 當前規格：
• HBM3E：目前大規模使用。
• GB300 節點案例：每塊 HBM 堆疊 12 層，單顆 36GB，單 GPU 配置 8 顆（288GB），4 顆 GPU 總容量 1152GB（超過 1TB）。單節點價值約 200 萬人民幣。

五、 未來趨勢：HBM4 與技術演進

• HBM4 規格：
• 帶寬提升至 2048 bit。
• 堆疊層數達 16 層。
• 走線更密集，堆疊高度更高。
• 技術路線變更：
• 目前 HBM4 仍使用微凸點鍵合技術，但可能是最後一代。
• 未來方向：去掉微凸點，直接將打磨乾淨的銅對接。
• 優勢：銅表面擴散融合，無需填充環氧樹脂，走線更密集，高度更低，散熱更好。
• 挑戰：具體應用時間點不明確，此前計劃在 HBM4 使用但未實現。
• 市場影響：
• HBM 生產工藝與傳統 DRAM 高度重疊，搶佔普通記憶體產能。
• 導致 DRAM 市場供不應求，價格大幅上漲。

工具 / 模型 / 名詞整理

• 硬件/產品：
• 家用遊戲顯卡 5090
• NVIDIA GB300 AI 數據中心節點
• HBM 顯存（High Bandwidth Memory）
• GDDR7 顯存
• HBM3E 顯存
• HBM4 顯存
• 硅中介層（Silicon Interposer）
• TSV（硅通孔）
• 微凸點（Micro-bump）
• DRAM（動態隨機存取記憶體）
• 企業/品牌：
• NVIDIA
• SK 海力士
• 三星
• 美光
• 化學物質/材料：
• 玻璃纖維
• 環氧樹脂（原文多次寫作「還氧樹紙」或「還氧樹脂」）
• 銅箔
• 感光膜
• 顯影液
• 腐蝕液（原文寫作「客室葉」）
• 六氟化硅（原文寫作「六伏化硅」）
• 八氟環丁烷（原文寫作「八伏環釘丸」）
• 二氧化硅
• 鉭（原文寫作「毯」）
• 氮化鉭（原文寫作「氮化毯」）
• 硫酸銅溶液
• 錫

操作流程整理

HBM 製造與封裝流程

1. 硅中介層製備：

• 使用高純度硅片。
• 利用光刻、刻蝕和薄膜沉積工藝，製作出納米級精細金屬線路。

1. TSV 孔洞刻蝕（BOSS 工藝）：

• 塗抹光刻膠並曝光。
• 通入六氟化硅氣體進行縱向腐蝕。
• 通入八氟環丁烷形成側面保護膜。
• 施加電場引導離子轟擊底部，去除底部保護膜，實現各向異性腐蝕（深孔）。

1. TSV 填充：

• 沉積二氧化硅絕緣層。
• 沉積阻擋層（鉭或氮化鉭）。
• 沉積銅種子層。
• 電鍍填充銅。

1. 微凸點焊接：

• 在銅柱表面製作微凸點並覆蓋錫。
• 多層芯片對疊，加熱加壓使錫融化焊接。

1. 封裝與散熱：

• SK 海力士方案：一次性堆疊所有芯片，整體加熱焊接，灌入摻有高導熱顆粒的環氧樹脂固化。
• 三星/美光方案：層層堆疊，每層之間夾高分子薄膜，加熱加壓焊接後冷卻固化，再疊加下一層。

值得注意的限制或風險

1. 頻率限制：導線電壓信號變化非瞬間完成，存在上限；提升頻率會增加線間干擾，因此 HBM 選擇高帶寬而非高頻率。
2. 結構脆弱性：堆疊後的芯片極薄（幾十微米），懸空易碎，需填充材料支撐並散熱。
3. 產能衝突：HBM 生產工藝與傳統 DRAM 高度重疊，搶佔普通記憶體產能，導致 DRAM 市場供不應求，價格大幅上漲。
4. 技術實現難度：HBM4 的銅對接技術雖有優勢，但具體應用時間點不明確，此前計劃在 HBM4 使用但未實現。

逐字稿辨識疑點

• 還氧樹紙 / 還氧樹脂：逐字稿中多次出現，應指「環氧樹脂」（Epoxy Resin），用於封裝填充。
• 客室葉：逐字稿中描述清洗感光膜後裸露銅箔的藥水，疑為「腐蝕液」或特定化學藥劑名稱的聽寫錯誤。
• 六伏化硅：應為「六氟化硅」（Silicon Hexafluoride, SiF6），用於刻蝕氣體。
• 射屏線圈：描述電離氣體過程中的部件，疑為「射頻線圈」（RF Coil）。
• 浮自由機：應為「自由基」（Free Radicals）。
• 氣態似伏化硅：應為「氣態四氟化硅」（Silicon Tetrafluoride, SiF4），腐蝕產物。
• 樹脂衍生的洞：應為「垂直延伸的洞」或類似描述，形容孔洞形狀。
• 龜片：應為「硅片」（Silicon Wafer）。
• 毯 / 氮化毯：應為「鉭」（Tantalum）及「氮化鉭」（Tantalum Nitride），用作阻擋層材料。
• 還氧數值：應為「環氧樹脂」。
• 通控：應為「通孔」（Via）或「導通孔」，指散熱用的孔洞。
• 微突點：應為「微凸點」（Micro-bump）。
• 建核技術：應為「鍵合技術」（Bonding Technology）。
• GB300：逐字稿提及「NVIDIAGB300AI」，可能指 NVIDIA 的某個 GPU 型號或架構代號（如 GB200 或相關數據中心產品），需查證具體型號。
• BOSS 工藝：應為「DRIE」（Deep Reactive Ion Etching，深反應離子刻蝕）或相關工藝的誤聽。